Тема 5. Дополнительные сведения о логических функциях — Методическое пособие к лабораторным работам по курсу «Теория…

  • От :
  • Категории : Без рубрики

Тема 5. Дополнительные сведения о логических функцияхВ этом разделе собраны различные полезные сведения, которые рано или поздно приходится использовать при построении логических схем.
Если в заданной таблице истинности число единиц составляет более половины общего числа строк, то сократить работу по минимизации можно за счёт того, что строить не саму функцию, а её инверсию – попросту говоря, добавить ещё один столбец, куда записать 1 в той строке, где был 0 в столбце F и наоборот. Число единиц теперь окажется существенно меньше. Построив схему для инверсной функции, надо не забыть подключить к её выходу инвертор для восстановления первоначального смысла функции.
Может случиться и так, что функция будет задана не для всех наборов исходных переменных-аргументов, которые перечислены в таблице истинности. Пусть в каком-либо календарном устройстве воскресенье кодируется как 000, понедельник – как 001 и так далее до субботы – 110. Больше дней недели нет, комбинация 111 осталась неиспользованной. При правильной работе устройства на вход блока, включающего световое табло «Сегодня мастерская не работает», никогда не будет поступать этот код 111. Для того, кто задаёт таблицу, значение функции на этом наборе безразлично.
Такого рода функции называют недоопределёнными или частично определёнными. В таблице истинности на местах неопределённых значений обычно ставят прочерки. Непосредственно построить СДНФ, а значит, и схему для такой функции нельзя. Функцию сначала надо доопределить – то есть самостоятельно заполнить позиции прочерков нулями либо единицами. Как правило, это делают так, чтобы достичь лучшей минимизации. Удобно это делать непосредственно в карте Карно – сначала перенести туда из таблицы истинности не только все нули и единицы, но и все прочерки, затем заполнить позиции прочерков так, чтобы объединялось возможно большее количество единиц.
В конструкциях цифровых устройств часто находит применение ещё одна базисная функция, которую в настоящее время можно считать стандартной. Она называется «сумма по модулю 2». В случае двух (и только двух!) аргументов эта же функция именуется «Исключающее ИЛИ», «Неравнозначность», NAND. Таблица истинности этой функции была приведена выше (Тема 1). Название связано с тем, что функция в точности совпадает с результатом арифметического сложения двоичных чисел в пределах одного разряда. Отсюда широкое применение этой функции при построении разного рода счётных и суммирующих устройств, а также устройств контроля правильности передачи данных. Ниже приведено условное изображение элемента, реализующего эту функцию, и её представление в базисе И, ИЛИ, НЕ:
Если используемый логический базис дополнить этим элементом, то зачастую удаётся более экономно строить логические устройства для тех функций, которые не минимизируются или плохо минимизируются в базисе И, ИЛИ, НЕ.
Серия интегральных микросхем (ИМС) – это группа ИМС, одинаковых или схожих по используемым технологиям и имеющих одинаковые (совместимые) уровни входных и выходных сигналов, рассчитанные для совместного применения в аппаратуре. Серия, как правило, обозначается номером (например, 155, 555 или 176), а отдельные изделия – логические элементы и более крупные узлы – обозначаются сочетанием букв и цифр, например, 155ИР17 или 176ЛА1.
В библиотеке TTL.SLB размещаются модели элементов серии 555. Это отечественная серия, и её компоненты изначально обозначались русскими буквами. Однако, поскольку в библиотеках PCAD русские обозначения не допускаются, то и все обозначения, находящиеся там, получены транслитерацией (заменой русских букв на английские). Так, элемент 555ЛА3 обозначен как 555LA3, 555ИЕ7 – как 555IE7 и так далее.
Справочные данные по элементам, используемым в практикуме, и их условным обозначениям приведены в отдельном методическом пособии, которое имеется в компьютерном кабинете. Здесь же отметим, что набор логических элементов серии 555 отнюдь не исчерпывается только элементами И, ИЛИ. НЕ. Серия 555, как и другие, содержит не минимальный, а расширенный базис элементов, что позволяет более рационально строить схемы многих цифровых устройств.
Важнейшими элементами этого расширенного базиса являются инвертирующие функции (и соответственно элементы) И-НЕ и ИЛИ-НЕ. Любая из этих функций сама обладает полнотой, то есть способностью выражать какие угодно сложные логические функции только через саму себя. Таблицы истинности этих функций были приведены выше (Тема 1). Особенно часто используется сочетание элементов (функций) НЕ и И-НЕ. Есть в серии 555 и ещё более мощные комбинированные элементы, например, 555ЛР11.
Логический элемент И-НЕ обозначается подобно элементу И, а элемент ИЛИ-НЕ – подобно элементу ИЛИ, но с очень важным (!) отличием: на выходе элемента изображается кружок – символ инверсии, как у элемента НЕ. Чтобы грамотно работать в инвертирующих базисах, надо знать логические тождества, известные как правила де Моргана.
Правила де Моргана для случая двух аргументов изображаются следующими формулами:
Формул всего две, запись справа и слева означает (по закону двойного отрицания) по сути одно и то же и приведена здесь лишь для удобства использования.Элементы И-НЕ более эффективно реализуются интегральной технологией, чем чистые И, а также ИЛИ, поэтому после построения и минимизации логической функции имеет смысл перевести полученную формулу в базис НЕ, И-НЕ и реализовать на ИМС серии 555 именно в таком виде.
Тема 6. Пример реализации функции в инвертирующем базисе
Возьмём за основу всё ту же функцию (Тема 4), получившуюся после минимизации методом Карно, и построим её схему в инвертирующем базисе.
Отметим, что функция после минимизации оказалась не зависящей от переменной В. Эта переменная является в данном случае фиктивным аргументом, то есть не влияет на результат, вырабатываемый функцией. Применяем правила де Моргана таким образом, чтобы перейти от функции ИЛИ к функции И-НЕ, для чего инвертируем каждый из операндов (слагаемых) функции ИЛИ, заменяем ИЛИ на И, после чего инвертируем весь результат.
Теперь, пользуясь другим (справочным) методическим пособием, выберем нужные элементы. С инвертором 555LN1 мы уже знакомы. Ещё нам понадобится два двухвходовых элемента И-НЕ (находим, что это 555LA3) и элемент с той же функцией, но тремя входами (это 555LA4).Приступаем к построению схемы:
Обратите особое внимание на то, что на выходе каждого элемента присутствует кружок – символ инверсии!Вообще с помощью правил де Моргана можно доказать справедливость следующего важного утверждения.Если в произвольной логической схеме, состоящей только из элементов И, ИЛИ, НЕ, выполнить следующие преобразования:
проинвертировать все входные сигналы;
все элементы И заменить на ИЛИ;
все элементы ИЛИ заменить на И;
все инверторы, которые были в схеме, оставить без изменения,
на выход схемы подключить инвертор,
то выполняемая схемой функция останется той же самой!
Следовательно, каждая логическая схема может существовать в двух вариантах — основном и двойственном (дуальном). Оба варианта логически абсолютно равноправны, но, скорее всего, окажутся различными по затратам оборудования. Какой вариант выбрать, решает сам разработчик.
Тема 7. Этапы построения логической схемы. Варианты заданийЭтап 1. Построение таблицы истинности. Формализация задания, первоначально поставленного в виде обычных фраз разговорного языка.Этап 2.Если значения будущей функции заданы не для всех наборов, функцию придётся доопределить. Если прочерков в таблице немного, есть смысл рассмотреть все возможные варианты доопределения, иначе – доопределить нулями, чтобы по крайней мере уменьшить количество слагаемых СДНФ.Этап 3. Выписать СДНФ прямой или, может быть, инверсной функции. Возможно, в дальнейшей работе будут участвовать несколько вариантов СДНФ.Этап 4. Минимизировать СДНФ любыми доступными способами.Этап 5. Реализовать построение схемы в базисе конкретной серии ИМС. Рассмотреть, если необходимо, варианты в неинвертирующем и инвертирующем базисах. Этап 6. Оценить, если необходимо, двойственный вариант построения функции с учётом изменения числа входных и выходных инверторов.Этап 7. Выбрать из нескольких ранее рассмотренных вариантов наилучший в определённом смысле (по оборудованию, стоимости, энергопотреблению).Задания на разработку логической схемы для функции трёх переменных
A
B
C
Вариант 1
Вариант 2
Вариант 3
Вариант 4
Вариант 5
Вариант 6
00001111
00110011
01010101
01101101
11000111
01011100
11011010
00110111
11100011
Тема 8. Цифровые устройства без памяти
Дешифратор – устройство, преобразующее двоичный код на входах в сигнал на одном (и только одном) из нескольких выходов. Дешифратор называется полным, если он имеет N входов и 2N выходов. Если количество выходов меньше, то дешифратор называют неполным.
На рисунке приведена основная часть схемы (дешифрирующие элементы И) для полного дешифратора со входами A и B и четырьмя выходами, а также таблица истинности для всех выходов и условное графическое изображение дешифратора (DeCoder — DC) в целом. Видно, что единицы в таблице расположены по диагонали. При таком построении схемы (линейный дешифратор) каждый конъюнктор имеет столько входов, какова разрядность входного кода всего устройства в целом.Дешифратор можно изготовить из отдельных логических элементов, однако существуют (в том числе и в серии 555) готовые ИМС, выполняющие эту функцию.
Задания.
Построить полные схемы дешифраторов «2-4» и «3-8» на логических элементах.
Построить схему дешифратора «2-4», имеющего (кроме входов данных) разрешающий вход E. В случае E=1 дешифратор работает как обычно, при E=0 на всех выходах дешифратора должен установиться неактивный уровень (логический 0).
Исследовать работу готовой ИМС — сдвоенного дешифратора-демультиплексора 555ИД4 согласно указаниям, приведённым ниже. Не забудьте скопировать в ваш рабочий каталог файл 555id4.mdl, как было сказано выше (Тема 3).
Обсудить с преподавателем вопрос о том, почему вход разрешения D одного из дешифраторов выполнен прямым, а другого (вход E) – инверсным. Объяснить, что происходит на диаграмме (при использовании указанных на рисунке входных сигналов) на 10-м, 20-м и 30-м циклах (периодах сигнала B). Изменить CMD-файл так, чтобы на 35-м цикле работы, не изменяя сигналов D и E, одновременно выключить оба дешифратора. Переделать модель так, чтобы ИМС 555ИД4 работала как один дешифратор «3-8», Наконец, обсудить вопрос о том, почему это устройство называется также демультиплексор (после изучения мультиплексоров).
Шифратор – устройство, в определённом смысле противоположное дешифратору. Он имеет 2N входов, N выходов и преобразует сигнал на одном из входов в двоичный код на выходах. Обычно предполагается, что логическая единица может присутствовать ровно на одном из входов. Существуют также устройства, способные выделить и преобразовать в выходной код самую старшую из нескольких единиц, присутствующих во входном наборе. Такой шифратор называют приоритетным. Буквы CD в условном графическом изображении шифратора происходят от слова coder (более правильно: encoder).
Схема обычного шифратора проще схемы дешифратора в том, что первая не содержит входных инверторов, а также элементов И, поскольку нет необходимости выделять определённые сочетания нулей и единиц. Строится шифратор на элементах ИЛИ, в данном случае A = f2 V f3, B = f1 V f3. Интересно отметить, что линия f0 будет вообще никуда не подключена, так как сигналу f0 отвечает комбинация «все нули» на выходах.
Как и в случае дешифратора, существуют готовые ИМС шифраторов (как правило, приоритетных), в частности, 555ИВ1. Как и большинство других микросхем средней степени интеграции, ИМС 555ИВ1 является многофункциональным узлом, имеет вход разрешения EI (для включения в работу следует подать EI=0) и так называемый тракт групповых сигналов, выходы которого здесь рассматривать не будем.
Задания.
Построить схемы шифраторов «4-2» и «8-3» на логических элементах.
Исследовать работу готового шифратора 555ИВ1. Не забудьте скопировать в ваш рабочий каталог файл 555iv1.mdl, как было сказано выше (Тема 3).
Следует иметь в виду, что в микросхеме 555ИВ1 используется соглашение отрицательной логики, то есть уровни всех без исключения сигналов инвертированы: смысловому значению логической единицы соответствует низкий уровень напряжения (задаваемый в GEN при помощи S0), а значению логического нуля – высокий уровень (задаваемый при помощи S1). Если при работе в PCAD обозначить входные выводы как f0, f1 и так далее до f7, вход разрешения обозначить e, а выходы – a0, a1, a2, то можно для начала исследования задать следующие комбинации сигналов:
^
GEN [0 0] f0 (S1/2 S0/2 S1/100)
GEN [0 0] f1 (S1/4 S0/2 S1/100)
GEN [0 0] f2 (S1/6 S0/2 S1/100)
GEN [0 0] f3 (S1/8 S0/2 S1/100)
GEN [0 0] f4 (S1/10 S0/2 S1/100)
GEN [0 0] f5 (S1/100)
GEN [0 0] f6 (S1/100)
GEN [0 0] f7 (S1/100)
GEN [0 0] e (S0/50)
PROBE f0 f1 f2 f3 f4 e a0 a1 a2
DISPLAY 1
SIM 50
Внимательно рассмотреть способ формирования сигналов f0-f4. Далее изменить CMD-файл согласно указаниям преподавателя, например, сформировать f5-f7 аналогичным образом, подать на входы несколько нулей сразу и т.д.
Мультиплексор – устройство, направляющее сигналы с нескольких различных направлений (входных линий) на одно (выходную линию), в зависимости от заданного значения адреса (номера входной линии). Можно провести аналогию с механическим вращающимся (галетным) переключателем, позволяющим подключить к любому из нескольких неподвижных контактов единственный вращающийся контакт посредством поворота ручки.Общая схема мультиплексора с четырьмя входами данных (D0-D3), двумя адресными входами (A0-A1) и входом разрешения (E), построенная на основе изученных ранее функциональных узлов, может выглядеть так:
На входы данных D0-D3 поступает какая-либо дискретная информация в виде последовательностей нулей и единиц. На выход Y проходит информация только с одного из входов, а именно того, номер которого в двоичном виде (00, 01, 10, 11) задан на адресных входах A0 и A1. Наличие входа E позволяет в любой момент «запереть» мультиплексор, установив неактивный уровень выхода Y.На этом же рисунке справа показано условное обозначение мультиплексора, Буквенный код – MX либо MS (мультиплексор-селектор).Данная схема, хоть и вполне работоспособна, но избыточна. Вспомним, что дешифратор – это группа конъюнкторов. Одни и те же многовходовые конъюнкторы могут работать и в дешифраторе, и выполнять функцию коммутаторов данных, а также функцию разрешающего выходного элемента. Учитывая это, приведённую на рисунке схему можно построить, используя четыре четырёхвходовых элемента И, один четырёхвходовой ИЛИ и два инвертора (в дешифраторе). Преобразовав выходной каскад по формуле де Моргана, можно обойтись только пятью однотипными элементами И-НЕ и двумя инверторами.
Задания.
Построить схему описанного мультиплексора на пяти элементах И-НЕ (555LA1) и двух инверторах (555LN1).
Исследовать работу одного из готовых мультиплексоров серии 555, например, 555КП7. Для этого подать, например, на три младших входа данных три разные последовательности 0 и 1 (с различными периодами повторения) и. переключая мультиплексор по адресным входам, наблюдать состояние выхода.
Построить модель мультиплексированной линии передачи данных, например, от двух источников. На передающем конце использовать один из имеющихся в TTL.SLB мультиплексоров, на приёмном – ИМС 555ИД4 в качестве демультиплексора.
^
Пусть задан какой-либо код A и, располагая им, разработчик должен получить код B. Для конкретного примера пусть A и B – двухразрядные коды, соответствие между которыми задано с помощью таблицы.Существует два различных подхода к решению этой задачи. При первом из них каждый разряд выходного кода рассматривается как самостоятельная логическая функция входов, а весь преобразователь строится как система логических функций. В нашем примере она оказалась очень простой. При втором подходе преобразователь строится как сочетание дешифратора и шифратора, которые соединяются между собой согласно заданной таблице преобразования.
Задание. Построить преобразователь кода согласно таблице, заданной преподавателем. Исследовать возможности первого и второго подходов.
^
В самом начале (Тема 1) этого пособия было указано, что алгебра логики и двоичная арифметика – совершенно разные математические методы описания дискретной информации, хоть и оперируют внешне схожими объектами (0 и 1). С помощью логических элементов, однако, можно воспроизводить действия над разрядами двоичных чисел, совпадающие с правилами двоичной арифметики. Этот факт, собственно, и лежит в основе построения арифметико-логических устройств компьютеров.
Устройство на логических элементах, которое выполняет арифметическое сложение двух двоичных разрядов, вырабатывает значения суммы и переноса, но само не получает перенос из предыдущего разряда, называется полусумматор. Такая схема имеет, следовательно, два входа и два выхода.
Из двух полусумматоров и одного элемента ИЛИ можно составить полный одноразрядный сумматор, который вычисляет сумму двух двоичных разрядов с учётом переноса и сам вырабатывает перенос. Наконец, из нескольких одноразрядных сумматоров, соединяя их по цепи переноса, можно построить многоразрядный сумматор.
Существуют также схемы для увеличения двоичного кода числа на единицу – инкременторы и уменьшения на единицу – декременторв. Схемы этих устройств оставляем для самостоятельного рассмотрения.

Тема 5. Дополнительные сведения о логических функцияхВ этом разделе собраны различные полезные сведения, которые рано или поздно приходится использовать при построении логических схем.

Если в заданной таблице истинности число единиц составляет более половины общего числа строк, то сократить работу по минимизации можно за счёт того, что строить не саму функцию, а её инверсию – попросту говоря, добавить ещё один столбец, куда записать 1 в той строке, где был 0 в столбце F и наоборот. Число единиц теперь окажется существенно меньше. Построив схему для инверсной функции, надо не забыть подключить к её выходу инвертор для восстановления первоначального смысла функции.

Может случиться и так, что функция будет задана не для всех наборов исходных переменных-аргументов, которые перечислены в таблице истинности. Пусть в каком-либо календарном устройстве воскресенье кодируется как 000, понедельник – как 001 и так далее до субботы – 110. Больше дней недели нет, комбинация 111 осталась неиспользованной. При правильной работе устройства на вход блока, включающего световое табло «Сегодня мастерская не работает», никогда не будет поступать этот код 111. Для того, кто задаёт таблицу, значение функции на этом наборе безразлично.

Такого рода функции называют недоопределёнными или частично определёнными. В таблице истинности на местах неопределённых значений обычно ставят прочерки. Непосредственно построить СДНФ, а значит, и схему для такой функции нельзя. Функцию сначала надо доопределить – то есть самостоятельно заполнить позиции прочерков нулями либо единицами. Как правило, это делают так, чтобы достичь лучшей минимизации. Удобно это делать непосредственно в карте Карно – сначала перенести туда из таблицы истинности не только все нули и единицы, но и все прочерки, затем заполнить позиции прочерков так, чтобы объединялось возможно большее количество единиц.

В конструкциях цифровых устройств часто находит применение ещё одна базисная функция, которую в настоящее время можно считать стандартной. Она называется «сумма по модулю 2». В случае двух (и только двух!) аргументов эта же функция именуется «Исключающее ИЛИ», «Неравнозначность», NAND. Таблица истинности этой функции была приведена выше (Тема 1). Название связано с тем, что функция в точности совпадает с результатом арифметического сложения двоичных чисел в пределах одного разряда. Отсюда широкое применение этой функции при построении разного рода счётных и суммирующих устройств, а также устройств контроля правильности передачи данных. Ниже приведено условное изображение элемента, реализующего эту функцию, и её представление в базисе И, ИЛИ, НЕ:

Если используемый логический базис дополнить этим элементом, то зачастую удаётся более экономно строить логические устройства для тех функций, которые не минимизируются или плохо минимизируются в базисе И, ИЛИ, НЕ.

Серия интегральных микросхем (ИМС) – это группа ИМС, одинаковых или схожих по используемым технологиям и имеющих одинаковые (совместимые) уровни входных и выходных сигналов, рассчитанные для совместного применения в аппаратуре. Серия, как правило, обозначается номером (например, 155, 555 или 176), а отдельные изделия – логические элементы и более крупные узлы – обозначаются сочетанием букв и цифр, например, 155ИР17 или 176ЛА1.

В библиотеке TTL.SLB размещаются модели элементов серии 555. Это отечественная серия, и её компоненты изначально обозначались русскими буквами. Однако, поскольку в библиотеках PCAD русские обозначения не допускаются, то и все обозначения, находящиеся там, получены транслитерацией (заменой русских букв на английские). Так, элемент 555ЛА3 обозначен как 555LA3, 555ИЕ7 – как 555IE7 и так далее.

Справочные данные по элементам, используемым в практикуме, и их условным обозначениям приведены в отдельном методическом пособии, которое имеется в компьютерном кабинете. Здесь же отметим, что набор логических элементов серии 555 отнюдь не исчерпывается только элементами И, ИЛИ. НЕ. Серия 555, как и другие, содержит не минимальный, а расширенный базис элементов, что позволяет более рационально строить схемы многих цифровых устройств.

Важнейшими элементами этого расширенного базиса являются инвертирующие функции (и соответственно элементы) И-НЕ и ИЛИ-НЕ. Любая из этих функций сама обладает полнотой, то есть способностью выражать какие угодно сложные логические функции только через саму себя. Таблицы истинности этих функций были приведены выше (Тема 1). Особенно часто используется сочетание элементов (функций) НЕ и И-НЕ. Есть в серии 555 и ещё более мощные комбинированные элементы, например, 555ЛР11.

Логический элемент И-НЕ обозначается подобно элементу И, а элемент ИЛИ-НЕ – подобно элементу ИЛИ, но с очень важным (!) отличием: на выходе элемента изображается кружок – символ инверсии, как у элемента НЕ. Чтобы грамотно работать в инвертирующих базисах, надо знать логические тождества, известные как правила де Моргана.

Правила де Моргана для случая двух аргументов изображаются следующими формулами:

Формул всего две, запись справа и слева означает (по закону двойного отрицания) по сути одно и то же и приведена здесь лишь для удобства использования.Элементы И-НЕ более эффективно реализуются интегральной технологией, чем чистые И, а также ИЛИ, поэтому после построения и минимизации логической функции имеет смысл перевести полученную формулу в базис НЕ, И-НЕ и реализовать на ИМС серии 555 именно в таком виде.

Тема 6. Пример реализации функции в инвертирующем базисе

Возьмём за основу всё ту же функцию (Тема 4), получившуюся после минимизации методом Карно, и построим её схему в инвертирующем базисе.

Отметим, что функция после минимизации оказалась не зависящей от переменной В. Эта переменная является в данном случае фиктивным аргументом, то есть не влияет на результат, вырабатываемый функцией. Применяем правила де Моргана таким образом, чтобы перейти от функции ИЛИ к функции И-НЕ, для чего инвертируем каждый из операндов (слагаемых) функции ИЛИ, заменяем ИЛИ на И, после чего инвертируем весь результат.

Теперь, пользуясь другим (справочным) методическим пособием, выберем нужные элементы. С инвертором 555LN1 мы уже знакомы. Ещё нам понадобится два двухвходовых элемента И-НЕ (находим, что это 555LA3) и элемент с той же функцией, но тремя входами (это 555LA4).Приступаем к построению схемы:

Обратите особое внимание на то, что на выходе каждого элемента присутствует кружок – символ инверсии!Вообще с помощью правил де Моргана можно доказать справедливость следующего важного утверждения.Если в произвольной логической схеме, состоящей только из элементов И, ИЛИ, НЕ, выполнить следующие преобразования:

  • проинвертировать все входные сигналы;
  • все элементы И заменить на ИЛИ;
  • все элементы ИЛИ заменить на И;
  • все инверторы, которые были в схеме, оставить без изменения,
  • на выход схемы подключить инвертор,

то выполняемая схемой функция останется той же самой!

Следовательно, каждая логическая схема может существовать в двух вариантах — основном и двойственном (дуальном). Оба варианта логически абсолютно равноправны, но, скорее всего, окажутся различными по затратам оборудования. Какой вариант выбрать, решает сам разработчик.

Тема 7. Этапы построения логической схемы. Варианты заданийЭтап 1. Построение таблицы истинности. Формализация задания, первоначально поставленного в виде обычных фраз разговорного языка.Этап 2.Если значения будущей функции заданы не для всех наборов, функцию придётся доопределить. Если прочерков в таблице немного, есть смысл рассмотреть все возможные варианты доопределения, иначе – доопределить нулями, чтобы по крайней мере уменьшить количество слагаемых СДНФ.Этап 3. Выписать СДНФ прямой или, может быть, инверсной функции. Возможно, в дальнейшей работе будут участвовать несколько вариантов СДНФ.Этап 4. Минимизировать СДНФ любыми доступными способами.Этап 5. Реализовать построение схемы в базисе конкретной серии ИМС. Рассмотреть, если необходимо, варианты в неинвертирующем и инвертирующем базисах. Этап 6. Оценить, если необходимо, двойственный вариант построения функции с учётом изменения числа входных и выходных инверторов.Этап 7. Выбрать из нескольких ранее рассмотренных вариантов наилучший в определённом смысле (по оборудованию, стоимости, энергопотреблению).Задания на разработку логической схемы для функции трёх переменных

A B C Вариант 1 Вариант 2 Вариант 3 Вариант 4 Вариант 5 Вариант 6
00001111 00110011 01010101 01101101 11000111 01011100 11011010 00110111 11100011

Тема 8. Цифровые устройства без памяти

Дешифратор – устройство, преобразующее двоичный код на входах в сигнал на одном (и только одном) из нескольких выходов. Дешифратор называется полным, если он имеет N входов и 2N выходов. Если количество выходов меньше, то дешифратор называют неполным.

На рисунке приведена основная часть схемы (дешифрирующие элементы И) для полного дешифратора со входами A и B и четырьмя выходами, а также таблица истинности для всех выходов и условное графическое изображение дешифратора (DeCoder — DC) в целом. Видно, что единицы в таблице расположены по диагонали. При таком построении схемы (линейный дешифратор) каждый конъюнктор имеет столько входов, какова разрядность входного кода всего устройства в целом.Дешифратор можно изготовить из отдельных логических элементов, однако существуют (в том числе и в серии 555) готовые ИМС, выполняющие эту функцию.

Задания.

  1. Построить полные схемы дешифраторов «2-4» и «3-8» на логических элементах.
  2. Построить схему дешифратора «2-4», имеющего (кроме входов данных) разрешающий вход E. В случае E=1 дешифратор работает как обычно, при E=0 на всех выходах дешифратора должен установиться неактивный уровень (логический 0).
  3. Исследовать работу готовой ИМС — сдвоенного дешифратора-демультиплексора 555ИД4 согласно указаниям, приведённым ниже. Не забудьте скопировать в ваш рабочий каталог файл 555id4.mdl, как было сказано выше (Тема 3).

Обсудить с преподавателем вопрос о том, почему вход разрешения D одного из дешифраторов выполнен прямым, а другого (вход E) – инверсным. Объяснить, что происходит на диаграмме (при использовании указанных на рисунке входных сигналов) на 10-м, 20-м и 30-м циклах (периодах сигнала B). Изменить CMD-файл так, чтобы на 35-м цикле работы, не изменяя сигналов D и E, одновременно выключить оба дешифратора. Переделать модель так, чтобы ИМС 555ИД4 работала как один дешифратор «3-8», Наконец, обсудить вопрос о том, почему это устройство называется также демультиплексор (после изучения мультиплексоров).

Шифратор – устройство, в определённом смысле противоположное дешифратору. Он имеет 2N входов, N выходов и преобразует сигнал на одном из входов в двоичный код на выходах. Обычно предполагается, что логическая единица может присутствовать ровно на одном из входов. Существуют также устройства, способные выделить и преобразовать в выходной код самую старшую из нескольких единиц, присутствующих во входном наборе. Такой шифратор называют приоритетным. Буквы CD в условном графическом изображении шифратора происходят от слова coder (более правильно: encoder).

Схема обычного шифратора проще схемы дешифратора в том, что первая не содержит входных инверторов, а также элементов И, поскольку нет необходимости выделять определённые сочетания нулей и единиц. Строится шифратор на элементах ИЛИ, в данном случае A = f2 V f3, B = f1 V f3. Интересно отметить, что линия f0 будет вообще никуда не подключена, так как сигналу f0 отвечает комбинация «все нули» на выходах.

Как и в случае дешифратора, существуют готовые ИМС шифраторов (как правило, приоритетных), в частности, 555ИВ1. Как и большинство других микросхем средней степени интеграции, ИМС 555ИВ1 является многофункциональным узлом, имеет вход разрешения EI (для включения в работу следует подать EI=0) и так называемый тракт групповых сигналов, выходы которого здесь рассматривать не будем.

Задания.

  1. Построить схемы шифраторов «4-2» и «8-3» на логических элементах.
  2. Исследовать работу готового шифратора 555ИВ1. Не забудьте скопировать в ваш рабочий каталог файл 555iv1.mdl, как было сказано выше (Тема 3).

Следует иметь в виду, что в микросхеме 555ИВ1 используется соглашение отрицательной логики, то есть уровни всех без исключения сигналов инвертированы: смысловому значению логической единицы соответствует низкий уровень напряжения (задаваемый в GEN при помощи S0), а значению логического нуля – высокий уровень (задаваемый при помощи S1). Если при работе в PCAD обозначить входные выводы как f0, f1 и так далее до f7, вход разрешения обозначить e, а выходы – a0, a1, a2, то можно для начала исследования задать следующие комбинации сигналов:

^

GEN [0 0] f0 (S1/2 S0/2 S1/100)

GEN [0 0] f1 (S1/4 S0/2 S1/100)

GEN [0 0] f2 (S1/6 S0/2 S1/100)

GEN [0 0] f3 (S1/8 S0/2 S1/100)

GEN [0 0] f4 (S1/10 S0/2 S1/100)

GEN [0 0] f5 (S1/100)

GEN [0 0] f6 (S1/100)

GEN [0 0] f7 (S1/100)

GEN [0 0] e (S0/50)

PROBE f0 f1 f2 f3 f4 e a0 a1 a2

DISPLAY 1

SIM 50

Внимательно рассмотреть способ формирования сигналов f0-f4. Далее изменить CMD-файл согласно указаниям преподавателя, например, сформировать f5-f7 аналогичным образом, подать на входы несколько нулей сразу и т.д.
Мультиплексор – устройство, направляющее сигналы с нескольких различных направлений (входных линий) на одно (выходную линию), в зависимости от заданного значения адреса (номера входной линии). Можно провести аналогию с механическим вращающимся (галетным) переключателем, позволяющим подключить к любому из нескольких неподвижных контактов единственный вращающийся контакт посредством поворота ручки.Общая схема мультиплексора с четырьмя входами данных (D0-D3), двумя адресными входами (A0-A1) и входом разрешения (E), построенная на основе изученных ранее функциональных узлов, может выглядеть так:

На входы данных D0-D3 поступает какая-либо дискретная информация в виде последовательностей нулей и единиц. На выход Y проходит информация только с одного из входов, а именно того, номер которого в двоичном виде (00, 01, 10, 11) задан на адресных входах A0 и A1. Наличие входа E позволяет в любой момент «запереть» мультиплексор, установив неактивный уровень выхода Y.На этом же рисунке справа показано условное обозначение мультиплексора, Буквенный код – MX либо MS (мультиплексор-селектор).Данная схема, хоть и вполне работоспособна, но избыточна. Вспомним, что дешифратор – это группа конъюнкторов. Одни и те же многовходовые конъюнкторы могут работать и в дешифраторе, и выполнять функцию коммутаторов данных, а также функцию разрешающего выходного элемента. Учитывая это, приведённую на рисунке схему можно построить, используя четыре четырёхвходовых элемента И, один четырёхвходовой ИЛИ и два инвертора (в дешифраторе). Преобразовав выходной каскад по формуле де Моргана, можно обойтись только пятью однотипными элементами И-НЕ и двумя инверторами.

Задания.

  1. Построить схему описанного мультиплексора на пяти элементах И-НЕ (555LA1) и двух инверторах (555LN1).
  2. Исследовать работу одного из готовых мультиплексоров серии 555, например, 555КП7. Для этого подать, например, на три младших входа данных три разные последовательности 0 и 1 (с различными периодами повторения) и. переключая мультиплексор по адресным входам, наблюдать состояние выхода.
  3. Построить модель мультиплексированной линии передачи данных, например, от двух источников. На передающем конце использовать один из имеющихся в TTL.SLB мультиплексоров, на приёмном – ИМС 555ИД4 в качестве демультиплексора.

^

Пусть задан какой-либо код A и, располагая им, разработчик должен получить код B. Для конкретного примера пусть A и B – двухразрядные коды, соответствие между которыми задано с помощью таблицы.Существует два различных подхода к решению этой задачи. При первом из них каждый разряд выходного кода рассматривается как самостоятельная логическая функция входов, а весь преобразователь строится как система логических функций. В нашем примере она оказалась очень простой. При втором подходе преобразователь строится как сочетание дешифратора и шифратора, которые соединяются между собой согласно заданной таблице преобразования.

Задание. Построить преобразователь кода согласно таблице, заданной преподавателем. Исследовать возможности первого и второго подходов.

^

В самом начале (Тема 1) этого пособия было указано, что алгебра логики и двоичная арифметика – совершенно разные математические методы описания дискретной информации, хоть и оперируют внешне схожими объектами (0 и 1). С помощью логических элементов, однако, можно воспроизводить действия над разрядами двоичных чисел, совпадающие с правилами двоичной арифметики. Этот факт, собственно, и лежит в основе построения арифметико-логических устройств компьютеров.

Устройство на логических элементах, которое выполняет арифметическое сложение двух двоичных разрядов, вырабатывает значения суммы и переноса, но само не получает перенос из предыдущего разряда, называется полусумматор. Такая схема имеет, следовательно, два входа и два выхода.

Из двух полусумматоров и одного элемента ИЛИ можно составить полный одноразрядный сумматор, который вычисляет сумму двух двоичных разрядов с учётом переноса и сам вырабатывает перенос. Наконец, из нескольких одноразрядных сумматоров, соединяя их по цепи переноса, можно построить многоразрядный сумматор.

Существуют также схемы для увеличения двоичного кода числа на единицу – инкременторы и уменьшения на единицу – декременторв. Схемы этих устройств оставляем для самостоятельного рассмотрения.

сдвоенного дешифратора-демультиплексора согласно указаниям,двойственный вариант построения функции,наборов исходных переменных-аргументов,какова разрядность входного кода,разряд выходного кода рассматривается,увеличения двоичного кода числа,приведено условное изображение элемента,называемый тракт групповых сигналов,эффективно реализуются интегральной технологией,варианта логически абсолютно равноправны

Комментариев нет

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *

Планы мероприятий
Игра викторина по ЭКОЛОГИИ-10 класс

  Цель игры «Викторина по экологии» : углубить экологические знания Весь класс разбит на четыре команды по 6 человек. Время обдумывания ответа -1 минута. Ведущий читает высказывания великих людей с паузами , там , где пропущены слова. Команды должны вставить эти слова «Оценивать … только по стоимости её материальных богатств- …

Задания
Хирургия и Реаниматология. Тесты. Методическое пособие

Тестовые задания. Хирургия и Реаниматология.   Профилактика хирургической инфекции. Инфекционная безопасность в работе фельдшера   Обезболивание   Кровотечение и гемостаз   Переливание крови и кровозаменителей, инфузионная терапия   Десмургия   Ведение больных в полеоперационном периоде   Синдром повреждения. Открытые повреждения мягких тканей. Механические повреждения костей, суставов и внутренних органов   …

Планы занятий
Профориентационный тест Л.А. Йовайши на определение склонности человека к тому или иному роду деятельности

ПРОФЕССИЯ – это вид трудовой деятельности человека, который требует определенного уровня знаний, специальных умений, подготовки человека и при этом служит источником дохода. Профессиональная принадлежность – одна из важнейших социальных ролей человека так как, выбирая профессию, человек выбирает себе не только работу, но и определенные нормы, жизненные ценности и образ жизни, …